ESP32无线调试器，成本低廉，能无线调试Xilinx FPGA。受到Vivado的直接支持，具有智能配网，显示IP等功能。基于Arduino开发，可移植性强，支持ESP32任意型号。
小麻雀处理器SparrowRV采用RISC-V架构，支持RV32IMZicsr指令集，2级流水线，哈佛结构，配有中断系统。MCU级别的处理器，麻雀虽小，五脏俱全。
仿真狗提供了图形化的iverilog仿真操作界面，不需要去折腾晦涩难懂的命令，萌新也能轻松完成RTL仿真流程。
使用Verilog实现PWM调制，伪PDM调制(计数器反转)，Sigma-Delta调制PDM
iverilog镜像仓库，用于个人的环境搭建，不会轻易变动，可放心使用。
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
Verilog编写，可用于FPGA的整数开根号计算模块
CIC抽取滤波器的实例，使用iverilog仿真通过
Σ-Δ(Sigma-Delta)ADC模型，Sigma Delta 移植来自lattice提供的方案，实现模数转换
使用SV编写的两层状态机LCD1602驱动软核，可以自动完成初始化，刷屏等工作。使用者仅需要像读写SRAM一样向显示存储器写入数据，封装了复杂的控制逻辑。
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
逐次逼近型SAR ADC使用广泛，本工程使用模拟元件与FPGA搭建SAR ADC电路模型，帮助初学者用一个实际案例来学习。
Verilog编写的高性能整数除法器，具有参数化配置位宽、迭代加速、结果锁存等特性，带有仿真脚本
Function_Generator_STC老刘信号发生器修改版，加入波形通道切换功能
大黄鸭增强版GUI汇编器，使用python编写，功能更强大
verilog编写的计数型按键消抖模块，适用于fpga
本项目以高云FPGA（GW1N-LV1）作为控制核心，外围搭建DAC、按键等电路，实现双通道DDS信号发生器。通过按键和拨码开关，可以独立调整每个通道的波形、频率、相位。通过电位器，可以调整每个通道最终输出波形的幅值。
